JP 6-325599 No English Abstract Available

DIALOG(R) File 347: JAPIO (c) 2001 JPO & JAPIO. All rts. reserv.

DATA TRANSMISSION CIRCUIT

PUB. NO.: 06-325599 JP 6325599
PUBLISHED: November 25 1001 November 25, 1994 (19941125)

INVENTOR(s): SANNMO SO

APPLICANT(s): SAMSUNG ELECTRON CO LTD [488957] (A Non-Japanese Company or

Corporation), KR (Korea) Republic of

APPL. NO.: 05-250928 [JP 93250928]

FILED: September 14, 1993 (19930914)

8605286 [KR 865286], KR (Korea) Republic of, June 30, 1986 PRIORITY:

(19860630)

[5] G11C-029/00; G11C-011/409 INTL CLASS:

JAPIO CLASS: 45.2 (INFORMATION PROCESSING -- Memory Units); 42.2

(ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS)

(19)日本国**铃**許庁(JP)

(12) 公 關 特 許 公 報 (A)

(11) 特許出意公問番号

特關平6-325599

(43)公閉日 平成6年(1994)11月25日

(51) Int.Cl.⁶

趋别配号 庁内登理番号 FΙ

G11C 29/00

3 0 3 B 6866-5L

技符表示管所

11/409

G11C 11/34

354 A

発明の録1 FD (全 6 頁) 容在 前求 有

(21) 出图容号

特图平5-250928

(62)分割の表示

特関昭62-159934の分割

(22)出団日

昭和62年(1987) 6月29日

(31) (公共約主張23号 1986 P 52 8 6

(32) 優先日

1986年6月30日

(33) 優先哲主張田

韓国(KR)

(71)出風人 591013931

サムサン エレクトロニクス シーオ

ー., エルティーディー

大韓民国 キョンギード スウォンーシテ

ィ クウォンスンーグ メタンードン

416

(72) 発明者 サンーモ ソ

大船民国 ソウル トポンーグ ポンード

ン 466-10


(74)代现人 弁理士 高月 社

(54) 【発明の名称】 データ伝送回路

(57) 【豆汤】

[目的] データ入力パッファが駆励しなければならない 負荷を低いできるようなデータ伝送回路を提供する。

【均成】データ入力パッファから入力は11、12に送 られる相似的2遊信号対DINは伝送トランジスタ M: 、M2 を温じて中粒線31、32に伝送され、出力 規模粒トランジスタM:、M::のゲートに印加される。 この出力懲狡粒トランジスタのドレインには出力碌1 3、14が投稿されている。伝送間勾倡号 Фтот が伝送 を示すときには伝送トランジスタがONとなり、中間想 31、32を接地する中総偽設地トランジスタM4、M 及び出力は13、14を充収する出力はプルアップト ランジスタMia、MirはOFFとなる。一方、伝送傾倒 信号のマッズが伝送を示さないときには伝送トランジスタ がOFFとなり、中穏復接塩トランジスタ及び出力億プ ルアップトランジスタはONとなる.



(2)

【特許記求の集団】

【韵求項1】 相相的2追留号対を中盤するデータ伝送 回路であって、

前記2近信号対を受ける人力原対と、第1章に形の伝送 トランジスタ対と、中位領対と、第1時間形の中位開棄 地トランジスタ対と、出力均対と、第1部Q形の出力無 **検地トランジスタ対と、第2章①形の出力粒ブルアップ** トランジスタ対と、伝送切り配号反仮器と、接地心と、 団河増とを切え、

伝送トランジスタのチャネルは、対応する入力穏と中心 10 拉との間にそれぞれ整定され、中国口は、対応する中意 均松取トランジスタのドレイン及び出力線換塩トランジ スタのゲートにそれぞれ接陰され、出力穏は、対応する 出力却接地トランジスタのドレイン及び出力はブルアッ プトランジスタのドレインにそれぞれ接続され、伝送局 御信号反応思の出力却子は、伝送トランジスタ対の各ゲ ート及び出力はプルアップトランジスタ対の各ゲートに 接続され、伝送制行信号反反望の入力略子は、伝送制行 信号を受けると共に中心負担地トランジスタ対の各ゲー トに接続され、接地急は、中洋急放地トランジスタ対の 20 各ソース及び出力急銃地トランジスタ対の各ソースに投 放され、配額貸は、出力鉄プルアップトランジスタ対の 各ソースに接続されるようになっており、そして、

伝送四句個号が伝送を示す状況のときには、伝送トラン ジスタ対が環境状態になると共に、中環境接地トランジ スタ対及び出力位プルアップトランジスタ対が非導弧状 娘となり、一方、伝送制御侶号が伝送を示さない状態の ときには、伝送トランジスタ対が非特面状態になると共 に、中位偽接塩トランジスタ対及び出力熱ブルアップト ランジスタ対が印題状態となることを特徴とするデータ 30 伝送回路。

【兇明の群為な説明】

[0001]

【商以上の利用分野】本発明は半導体メモリ装配におけ るデータ伝送回路に関するもので、特にCMOSダイナ ミックRAM (以下DRAMと称する) のデータ入力パ ッファから人出力パスにデータを伝送する回路に関する ものである。

[0 0 0 2]

【従来の技術】従交技術のCMOS DRAMにおいて 40 は、データの窓み込み時、TTL(トランジスタトラン ジスタロジック)

<u>
治型レベルのデータ信号をCMOS</u> 理レベルのデータ信号に変換するデータ入力パッファを 内意しており、上記のデータ入力パッファから出力する データが、データパスと入出力 (I/O) パスを通じ、 センス均隔器を通じて行アドレスにより指定された所定 のメモリセルに配位されるようになっていた。

【0003】したがって、通常のDRAMにおいては上 記のデータ入力バッファから出力するデータを、データ パスと人出カパスとを通じてメモリセルアレイに伝送し 50 メモリ装置を製造した時そのテストをすることにおいて

なければならないことになっていた。

【0004】しかし、高倍度DRAM、例えば1メガD RAMの切合、上配のデータパスの寄生容型は大凡1. 5PFであり、入出力パスの寄生容量は3~4PF程度 であるので、データ入力パッファはこの衍生容量をみな 負荷として回路しなければならない負担があるわけであ る.

【0005】即ち、従来のデータ伝送回路は図4に図示 した如き构成をしていた。データ入力パッファ10を超 じて記込まれたデータはデータパス11及び12に出力 され、伝送ゲート1及び2がゲート16に入力する衍印 クロックによりON状態になることにより、上記のデー タパス11及び12にあったデータが各々入出力パス1 3及び14に伝送され、入出力ゲート40に入力され る。この入出力ゲート40から列アドレス倡号をゲート ライン41に入力してMOSトランジスタ43及び44 が取扱され、センスアンプ50を通じて、行アドレス保 号をロウアドレスライン64又は65に入力して、ビッ トライン60又は61上のデータをメモリセル62又は 63に記憶させてきた。

【0006】そして、データ母き込みの前又は完了役に 上記の一対の人出力パス13及び14に接放された等化 回路20を通じて上配の入出力パス13及び14を与化 させる。さらに、入出力センスアンプ30は上記のメモ リセル62又は63に配位されたデータを飲んで、図示 されていない出力データパッファに増信出力するための もので、メモリセルからデータを貸む時のみ頃作する。

[0007] したがって、従來のデータ伝送回路はデー タ入力パッファ10から出力するデータをメモリセル6 2又は63に必ぎ込むため、各データパス11及び12 と各入出力パス13及び14の衍生容量をみな負荷とし て口頭しなければならないのであった。それ故、データ 入力パッファ10の出力紀にあるトランジスタは、上紀 の寄生容量をみな充電するために、トランジスタの大き さが大変大きくなければならないし、且つ伝送遠度もお そく、その口力語口も多いという同口点があった。

【0008】上記の寄生容量の中で、最も大きな容量に なる人出カパスの容皇寧昼を試らすための従来の方法と しては、メモリの與稅政が高く成る雹多数のメモリセル にては成された多弦圏のプロックに分口することであっ た。従って、分口されたプロックの鼠だけ入出カバスの 対が均加することになり、これによりデータパスから入 出力パスにデータを伝送してやる伝送ゲートの敬も境加 するようになる。しかし、データを読み込むむを込みせ イクルにおいては、いくら多くのブロックに分割されて 入出カバスの対が多くなるとしても、その中の一対の入 出力パスだけが辺択されてメモリセルにデータを容き込 むので問題はない。

【0009】しかし、メモリ客団が均加すればする程、

--890---

特尉平6-325599

多くの開展がある。即ち、すべてのメモリセルにデータ を含さ込み、飲み出すことによるテスト時間が非常に増 加されるようになるため、祭和皮が高くなる程この问题 は装刻になる。従って、より返いテストをするためには 多くのピットのデータを一度に説み、むかなければなら ないが、この場合総み込むピットの敬だけの入出力パス がデータ入力パッファと亞岱されてデータ入力パッファ の負担が増加するようになる。結局、データ入力パッフ ァの出力端のトランジスタの大きさを、増加した容量だ け大きくしなければならなくなり、前述の如くチップの 10 大きさが増加するという同心点がある。

[0 0 1 0]

【発明が偲決しようとする風悶】したがって、本発明の 目的はデータ入力パッファが通常の心き込みサイクルに おいて必要な区场能力だけでも、テストの時、入出力バ スを十分に既偽することが出来る回路を提供することに ある。本発明の他の目的はデータ入力パッファが「気勢し なければならない負荷を試らすことができる回路を提供 することにある。

[0.01.1]

【原恩を保決するための手段】上記の目的を迎成するた めに本発明では、相心的2辺信号対を中心するデータ伝 送回路について、前記2道信号対を受ける入力愆対と、 第1 均口形の伝送トランジスタ対と、中間段対と、第1 料は形の中雄は接地トランジスタ対と、出力算対と、第 1 粋気形の出力線放焰トランジスタ対と、第2 草口形の 出力想プルアップトランジスタ対と、伝送嗣御俗号反伝 器と、接換線と、電源類とを備えるようにし、伝送トラ ンジスタのチャネルは、対応する入力など中心などの問 にそれぞれ接続し、中に想は、対応する中に自技地トラ 30 ンジスタのドレイン及び出力想役地トランジスタのゲー トにそれぞれ投焼し、出力はは、対応する出力は投むト ランジスタのドレイン及び出力憩プルアップトランジス タのドレインにそれぞれ極懲し、伝送制御信号反伝器の 出力如子は、伝送トランジスタ対の各ゲート及び出力恐 ブルアップトランジスタ対の各ゲートに按照し、伝送料 御信号反伝器の人力超子は、伝送関印信号を受けると共 に中心は拉地トランジスタ対の各ゲートに投放し、投地 想は、中穏恐疫地トランジスタ対の各ソース及び出力穏 接地トランジスタ対の各ソースに接続し、国際原は、出 40 カロブルアップトランジスタ対の各ソースに接位するよ うにし、そして、伝送的印信号が伝送を示す状態のとき には、伝送トランジスタ対が印通状態になると共に、中 総は拉地トランジスタ対及び出力やプルアップトランジ スタ対が非導面状質となり、一方、伝送側に目号が伝送 を示さない状態のときには、伝送トランジスタ対が非導 通状范になると共に、中心心接地トランジスタ対及び出 力度プルアップトランジスタ対が導通状盤となるように することを特徴としている。

 $\{0\ 0\ 1\ 2\}$

【安ね例】以下、本発明を添付図画を参照して辞細に説

【0013】図1は本発明に係るデータ伝送回路のプロ ック図で、図面中のデータ入力パッファ10と入出力ゲ ート40と入出力センスアンプ30は各々図4の従来の 回路と同一なもので、それらに対しては同一符号を使用 しており、各データパス11、12及び各入出力パス1 3、14も各々図4の従来と同一符号を使用し、亘位す る説明は各箇する。

【0014】本発明は、データ入力パッファ10の出力 ラインであるデータパス11によって投煙され、暮き込 み校出の伝送クロックパー Φτιτ の反伝パルス Φτιτ を 入力とする第1トランスミッションゲード100と、ゲ ート600から出力する上配のクロックパー фтр と反 佐されたクロック めゅっ を入力すると共に、データ入力 パッファ10とデータパス12により接換される第2ト ランスミッションゲート200と、上配の第1トランス ミッションゲート100とライン31を介して扱ぬさ れ、上記のパルスパー ウュュテ を入力しており、出力ライ 20 ンが入出カバス13と接位される第1入出カバスプルア ップ及びダウン回路300と、上配の第2トランスミッ ションゲート200とライン32を介して松口され、上 記のパルスパー φrer を入力し、出力ラインが入出力パ ス14と拉拉される第2入出力パスプルアップ及びダウ ン回路400と、入出力パス13及び14の両段に独位 され、入出力パス等化クロックパーφ፣φ፣φ及び上配のク ロックφτρτ を入力する入出力パス存化及びプルアップ 回路500、及び上配のクロックパーφτιι を反伝する インパータ600とで協成される。

【0015】データ入力パッファ10からデータが出力 する前にクロックパーф107 を入力する第1及び第2入 出力パスプルアップ及びダウン回路300、400はラ イン31及び32を各々プルダウンして"ロウ"状質に すると共に、クロックすっ?に依って入出力パス等化及 びプルアップ回路500は入出力パス13及び14を共 に"ハイ"状態にブルアップする。

【0016】そして、データ人力パッファ10からデー タが出力すると、第1及び第2トランスミッションゲー ト100、200はクロック ゆтот によってデータパス 11及び12上のデータを各々ライン31及び32に出 カし、第1及び第2入出力パスプルアップ及びダウン回 路300、400は上配のライン31及び32上のデー タを上記のクロックパーφτοτ の制御のもとに反応して 入出力パス13及び14に各々出力する。

【0017】したがって、例えばライン31上のデータ が"ハイ"状態であれば上記の"ハイ"状態であるライ ン31に対応する入出カパス13は"ロウ"状窟にな り、この状態は入出カパスプルアップ及びダウン国路3 0.0から帰還され、上配の"ハイ"状窟のライン3.1を "ハイ"状態にプルアップして上配のライン31上のデ

50 -891-

5

ータである"ハイ" 状況を保持するようにする。

【0018】又、上紀の第1及び第2入出力ブルアップ 及びダウン回路300、400は俯仰クロックパーや 117 と共にデータパス11及び12と入出力パス13枚 び14を完全に分段団作するようにする。入出カバス1 3及び14上のデータが入出力ゲート40を通じて説ま れたのち、入出力パス等化クロックパーも1010により入 出力パス13と14とは入出力パスな化及びプルアップ 回路 500によって各々 "ハイ" 状境にプリチャージさ ns.

【0019】 図2は本発明に依る図1のプロック図の具 体的回路図を示した図面で、データパス11及び12と 入出カパス13及び14は図1のデータ入力パッファ1 0と入出力ゲート40及び入出力センスアンプ30に各 々格だされる。

[0020] 図面の中でM:、M:、M:、M:、M:、. Me 、Miz は各々NチャネルMOSトランジスタであ り、Ma 、Ms 、Ms 、Ma 、M10、M11及びM13~M 」、は各々PチャネルMOSトランジスタであり、 Vooは **煮漬供給気圧であり、そのほかの符号は図1のものと同** 一である。

[0021] 図3のA~Hは、本発明に係る具体的回路 図である園2の各部分の波形図を示した図面で、図3の A及びBはデータ入力パッファ10からデータパス11 及び12に各々出力するデータパーDIN及びDINの 波形図であり、図3のC及びDはむき込み貸出の伝送ク ロックパー φτατ 及び入出カパス等化クロックパー φ 1010のタイミング図であり、図3のE及びFは各々第1 及び第2トランスミッションゲート100及び200の 出力波形図であり、図3のG及びHは各々入出力パス1 30 3及び14の紋形図である。

[0 0 2 2] 以下、國2の作頭関係を図3の被形図を修 照して辞聞に説明する。

[0 0 2 3] 先ず、データが入力する前(図3の時間 t : 以前) に含き込み位出の伝送クロックパー ф *** と入 出力パス等化クロックバーφιοιαとはみな"ハイ"状態 で、第1及び第2人出力パスブルアップ及びダウン回路 300、400を得成するブルダウントランジスタMc 及びM。が各々ON状態になることによりライン31及 び3 2はみな "ロウ" 状況にブルダウンされる。

【0024】又、上配のクロックパーゆ*** をインパー タ600が反伝したクロック めいたが、入出カバス祭化 及びプルアップ回路500を构成するPチャネルMOS トランジスタMis及びMirをONさせて、入出力パス1 3及び14をみな"ハイ"状態にプルアップさせること によりプリチャージする。

【0 0 2 5】時間 t 1 以後のデータパス11及び12 に、相互に反弦関係になるデータパーDIN及びDIN が図3のA及びBに図示した如く各々"ロウ"と"ハ イ"として示されると仮定する。時間t,から上記のク 50 との間に入出力パスプルアップ及びダウン回路を設ける

ロックパー φτοτ が図3のCの如く "ロウ" 状態になる と、上紀のクロックパーゆい のインパータ600を涵 じた反伝クロックφιος により、第1及び第2トランス ミッションゲート100枚び200を闪成するNチャネ ルMOSトランジスタM: 及びM: がON状態になるの で、ライン31及び32は各々"ロウ"と"ハイ"状窟 となり、PチャネルMOSトランジスタMioとMirとは OFFされる。そして、上記のライン31上の"ロウ" 状態のデータ信号は、第1入出力パスプルアップ及びダ 10 ウン回路300を切成するPチャネルMOSトランジス タM。のゲートとNチャネルMOSトランジスタM: の ゲートに各々入力し、ライン32上の"ハイ"状間のデ ータ信号は、第2人出カパスプルアップ及びダウン回路 400を构成するPチャネルMOSトランジスタM:1の ゲートとNチャネルMOSトランジスタMixのゲートに 各々人力する。

【0026】したがってクロックφτοτ (ロウ状態) と ライン31上の"ロウ"状況のデータ配号によりPチャ ネルMOSトランシスタM。及びM。がみな専造(Mr 20 はOFF状態) して入出カバス13は電流供給電圧Vii に充むされるし、"ハイ"状態になり、且つこの状態の 帰避に依りPチャネルMOSトランジスタM。 はOFF 状態になるので入出力パス13はVs (ハイ状態) に充 むされる。

【0027】一方、ライン32のデータは"ハイ"状図 であるのでNチャネルMOSトランジスタM:1がON状 娘になり、入出力パス14上に充口されていたVooの意 圧は、上記のNチャネルMOSトランジスタMcaのドレ インとソースを避じ接垃倒に放口されて上記の入出力パ ス14は "ロウ" 状態になる。この状態はPチャネルM OSトランジスタM。のゲートに知识されてトランジス タM。 がON状体になり、ライン32をCI口供給CIEV 10 (ハイ状逸) にして入出カパス14を完全に"ロウ" 状盤にする。

[0028] それ故、上記の入出力パス13及び14の データは図1の入出力ゲート40を通じメモリアレイに 人力される。

【0029】その役時間 t: になると入出力パス等化ク ロックパー 41010が "ロウ" 状態になるのでアチャネル 40 MOSトランジスタMis、Mis、Misとが各々認過にな って、上記の入出カバス13と14とをみなV。。の電圧 に充配すると同時に、クロックパーфロッス の"ハイ"状 諡によるインパータ600の出力によりPチャネルM〇 SトランジスタMic及びMirが導過されて上阳の入出力 パス13及び14は急速度に"ハイ"状態に充電され

[0030]

【発明の効果】以上述べてきた如く、卒発明に係るデー 夕伝送回路は、入出カバスとトランスミッションゲート

ことにより、データパスの寄生容量のみがデータ入力パ ッファの負荷となるので、データ入力パッファのトラン ジスタの大きさを独らすことができるばかりでなく、ト ランスミッションゲートとライン31又は32の寄生容 量だけを充亡する電流を流すことになるので、従来のト

ランスミッションゲートの大きさより1/5位の十分に 小さな大きさに改計することができるという効果を有す るものである.

【図面の簡単な説明】

【図1】本発明に係るデータ伝送回路を示すプロック 10 均トランジスタ)

【図2】本発明の契節例を示す回路図。

[図3] 図2に示す回路の作場状況を示す波形図。

【図4】 従来のデータ伝送回路を示す回路図。

【符号の説明】

11、12 データパス (入力憩)

13、14 入山カパス(山カ原)

31、32 第1、第2ライン (中紅点)

Mi 、Mi NチャネルMOSトランジスタ(伝送トラ ンジスタ)

Me, Mo ドチャネルMOSトランジスタ(中草線扱 塩トランジスタ)


Mr 、Miz NチャネルMOSトランジスタ(出力贷扱

Mis、Mir PチャネルMOSトランジスタ(出力ねプ ルアップトランジスタ)


V. CIMERIE (DICO)

фva: 伝送クロック (伝送附御信号)

[图2]




【图4】



(6)

特別平6-325599

図1]





- A member of the Reed Elsevier ple group

REEDFAX Document Delivery System
275 Gibraltar Road • Horsham, PA 19044 • USA
Voice 1.800.422.1337 or 1.215.441.4768
FAX 1.800.421.5585 or 1.215.441.5463

Our services include:

- U.S. Patents from #1 to current week of issue
- Design and Plant Patents
- · Reissue Patents and Re-exam Certificates
- U.S., EP and Canadian File Histories/Wrappers
- Non-US Patents including European and World
- · Trademarks and Trademark File Histories
- An Automated System that operates in 15 min.
 24 hrs./day, 365 days/yr.
- · Dedicated Customer Service Staff

TO REPORT TROUBLE WITH THIS TRANSMISSION or for REEDFAX CUSTOMER SERVICE, CALL 1.800.422.1337. ONCE CONNECTED, IMMEDIATELY PRESS *0° (ZERO) FOR OPERATOR.

TO: Gina Uphus		FAX Number: 6123393061
Foreign Patent		Order Number: 287438
Company Number:	3074	
Account Number:	848034	Retrieved by:
Client Reference:	303.623US5	
		Assembled by:
Date:	3/22/2001	
		Shipped by:
Control Number:	24268	
Data at Niceshau	ID 0000659	
Patent Number:	JP 6060658	
Pages:	13	
REEDFAX Code:	FP-Fax-High-	·Lib!÷
Request Number:	1	
		D: 185
CHARGES FOR THIS	PATENT:	Discount D5
Basic Charge: \$	16.15	Charges listed are for informational purposes only
Extra Pages: \$	1	
Special Serv: \$		and do not include applicable tax, other adjustments
Surcharge: \$	0.00	or shipping charges.

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出國公則番号

(43)公問日 平成6年(1994)3月4日

(51) Int.Cl.

以附配号

庁内砲型登号 F I

技协表示位所

G11C 11/409

6741-5L

G11C 11/34

354 A

各在口求 未口求 酌求項の致3(全 13 頁)

(21) 出口番号

特[3平4-208273

(71)出区人 000005223

位士通株式会社

(22) 出還日

平成4年(1992)8月4日

神奈川県川崎市中原区上小田中1015番地

(71)出原人 000237617

☆土造ヴィエルエスアイ株式会社

受知思登日井市召□寺可2丁目184452

(72)発明者 山本 冷史

受知见每日并市内公寺可2丁目1844番2

宮士迢ヴィエルエスアイ株式会社内

(72) 発明者 永井 口沿

受知以帝日井市公武寺可2丁目1844番2

古士

立

ヴィエルエスアイ株式会社内

(74)代型人 弁型士 風田 悔宜

最均質になく


(54) 【発明の名称】 半事体配位装配

(57) 【褒符】

【目的】本発明は半算体配位选位のデータパスの位位を リセットするDC~LOAD回路と、同DC~LOAD 回路を制御する制御回路を形成するために見する回路面 和を創小することを目的とする。

【協成】ライトアンプ14は、データパスDB、パーDBに校認されるトランジスタTpu、Tpdと、登き込み若しくは説出しモードを設定する二位信号である例御信号の3と、同じく二位信号である登を込みデータDとに基づいて各トランジスタTpu、Tpdを図頭する問取回路部16とから協成され、給取回路部16は認出しモードを設定する制御信号の3に基づいてトランジスタTpuをオンさせると同時にトランジスタTpdをオフさせてデータパスの配位を同一配位にリセットし、登き込みモードを設定する制御信号の3と容き込みデータDとに基づいて各トランジスタTpu、Tpdからデータパスに相仰信号を出力させるように動作する。

太元列のほむほ明日



【特許記求の質問】

[D水項1] データバス (DB, パーDB) にライト アンブ(14)を接隠し、登き込みモード時には前配ラ イトアンプ(14)から出力される相相信号に基づい て、辺択された配位セルにセル位々をむき込み、乾出し モード時には脱出し効作に先立ってデータパス(DB、 バーDB)を同一配位にリセットする半功体配位装置で あって、

前記ライトアンプ(14)は、前記データパス(DB, バーDB) にそれぞれ依倣されるブルアップ用トランジ 10 スタ (Tpu) 及びプルダウントランジスタ (Tpd) と、 **むき込みモード若しくは乾出しモードのいずれかを設定** する二位信号であるは何信号(63)と、同じく二位信 号であるひき込みデータ(D)とに基づいて前配各トラ ンジスタ (Tpu, Tpd) を図的する砂型回路部 (16) とから構成し、

前記趵辺回路部 (16) は説出しモードを設定する前配 **耐御信号(φ3)に基づいて前距プルアップ用トランジ** スタ (Tpu) をオンさせると同時に前記プルダウン用ト ランジスタ (Tpd) をオフさせて前記データパス (D 20 れている。 B, パーDB) の配位を同一位位にリセットし、むき込 みモードを設定する首配制御信号(φ3)と前配合き込 みデータ(D)とに基づいて前記各トランジスタ(Tp u, Tpd) から前記データバス (DB, バーDB) に相 初留号を出力させるように励作することを特徴とする半 **游体配位装口。**

【蔚求項2】 前記的型回路部は、むき込みモード時に Hレベル、設出しモード時にレレベルとなる前配制勾信 号 (63) をNAND回路 (6d, 6e) の一方の入力 端子に入力し、前記NAND回路(6d)の位方の入力 30 端子にはインパータ回路 (7h) を介して前記台を込み データ (D) を入力し、前記NAND回路 (6 e) の他 方の入力端子には韓田母さ込みデータ(D)を直接入力 し、前記NAND回路(6 d)の出力信号は前四データ バス (DB) のプルアップ用トランジスタ (Tr7) のゲ -- トに入力するとともにインパータ回路 (7 i) を介し て該データパス (DB) のブルダウン用トランジスタ (T₁8) のゲートに入力し、前配NAND回路 (6 e) の出力倡号は前記データパス(パーDB)のプルアップ 用トランジスタ (Tr9) のゲートに入力するとともにイ 40 ccに接続されている。 ンパータ回路 (7 j) を介して放データパス (パーD B) のプルダウン用トランジスタ (Tr10) のゲートに 入力するように得成し、前記プルアップ用トランジスタ (Tr7, Tr9) 及びプルダウン用トランジスタ (Tr8, Tr10) はNチャネルMOSトランジスタで构成したこ とを特徴とする留求項1配成の半辺体配位接管。

【前求項3】 前記凸型回路部は、音き込みモード時に Hレベル、筬出しモード時にレレベルとなる前配制勾倡 号(φ3)をNAND回路(6g, 6h)の一方の入力 瀚子に入力し、前配NAND回路($6\,g$)の他方の入力 $50\,$ 号 $\phi\,2\,$ が入力されるとともに、外部から容を込みデータ

始子にはインパータ回路(7n)を介して前記書き込み データ (D) を入力し、前記NAND回路 (6 h) の他 方の入力超子には前型门を込みデータ(D)を直接入力 し、前配NAND回路(6g)の出力信号はインパータ 回路(7 g)を介してCMOSインバータ回路(7 s) に入力するとともに欧CMOSインパータ回路(7s) の出力始子を前記データパス(パーDB)に松松し、前 起NAND回路(6h)の出力相号はインパータ回路 (7p) を介してCMOSインパータ回路(7r)に入 力するとともに放CMOSインパータ回路(7r)の出 力効子を訪記データパス (DB) に接続したことを特徴 とする論求項1位以の半項体配位執行。

【発明の群口な段明】

[0001]

【産業上の利用分野】この発明は替き込み似館を増えた 半事体記憶結口に関するものである。近年の半幕体配館 装団は益々大規模化及び大容量化が迫み、その回路面積 も均大する図向にある。そのため、大規模化及び大容型 化を図りながら回路凸段の増大を抑制することが受益さ

[0002]

【従来の技術】従来のDRAMの一例を図8に従って説 明すると、多位対のピットはBL、パーBLは伝送ゲー トTrgを介してデータパスDB、パーDBに技佼されて いる。

【0 0 0 3】 前記底送ゲートTrgには前記ピット想B L、パーBLの各対存にコラムデコーダ1からのコラム 函択信号CLが入力され、そのコラム返択信号CLによ りいずれかの対のピットはBL、パーBLが前記データ パスDB、パーDBに投焼される。

【0004】 前記データパスDB、パーDBにはセンス パッファ 2 が投位され、同データパスDB、パーDBに 放み出されたセル的気はセンスパッファ2で均隔されて

【0005】前配データパスDB、パーDBにはDC-LOAD回路3が旋旋されている。すなわち、そのDC -LOAD回路3はNチャネルMOSトランジスタTr 1, Tr2のソースが前配データパスDB, パーDBに接 統され、同トランジスタTrl,Tr2のドレインは億額V

[0006] 前記トランジスタTrl, Tr2のゲートには 制御回路4から飼口信号φ1が入力される。 そして、同 制御信号 φ 1 がHレベルとなると、前配両トランジスタ Trl, Tr2がオンされてデータパスDB, パーDBが回 顔Vccから饲トランジスタTrl,Tr2のしきい位分低下 したレベルにリセットされる。

【0007】前記データパスDB、パーDBにはライト アンプ5が接続されている。そのライトアンプ5に前紀 制御回路4から前配尉御信号 41とは相談同係の制御信

-420-

Dが入力される。

[0008] すなわち、前配制印信号 φ 2 はNAND回 路6 a, 6 bの一方の入力端子に入力され、同NAND 回路 6 a の他方の入力増子には前配合き込みデータDが 入力されている。また、NAND回路6bの他方の入力 端子には前記むき込みデータDがインバータ回路? a で 反伝されて入力されている。

[0 0 0 9] 前記NAND回路 6 a の出力信号はインパ ータ回路?bを介してNチャネルMOSトランジスタT r3、Tr6のゲートに入力され、NAND回路6bの出力 10 アンプSAが不活性状況となる。 信号はインパータ回路7cを介してNチャネルMOSト ランジスタTr4, Tr5のゲートに入力されている。

[0 0 1 0] 前配トランジスタTr3, Tr4はQ額Vccと ⑤近Vssとの間で立列に接続され、首記トランジスタT r6、Tr6は包攬Vccと電源Vssとの間で直列に投稿され ている。また、前記トランジスタTr3, Tr4向が前配デ ータパスDBに接放され、前配トランジスタTr5、Tr6 間がデータパス・パーDBに投続されている。

[0 0 1 1] 従って、前記制御信号 φ 2 が L レベルとな ベルとなってトランジスタTr3~Tr6はオフされる。ま た、前紀匂口信号φ2がHレベルとなった状態で、前記 きき込みデータDがHレベルとなると、インパータ回路 7 b の出力信号がHレベルとなるとともにインパータ回 路7 cの出力信号がLレベルとなる。

[0 0 1 2] すると、トランジスタTr3, Tr6がオンさ れるとともにトランジスタTr4、Tr5がオフされるた め、データパスDBはHレベル、データパス・パーDB はレレベルとなる.

{0013} また、前配制御留号 φ2がHレベルとなっ 30 セットされる。 た状態で、前記むき込みデータDがLレベルとなると、 データパスDBはLレベル、データパス・パーDBはH レベルとなる。

[0014] 白記制印回路4の印成を図9に従って説明 すると、このDRAMの動作を制御する基準制御日日日R ASパーはインパータ回路7dに入力される。基準周仰 信号CASパーはインパータ回路7eに入力され、貸き 込み制御信号WEパーはNOR回路8aの一方の入力均 子に入力されている。

[0015] 前記インパータ回路7d, 7eの出力信号 40 はNAND回路6cに入力され、同NAND回路6cの 出力信号は前記NOR回路8aの他方の入力划子に入力 されている.

【0016】前配NOR回路8aの出力信号はAND回 路9 a 及びNOR回路8bの一方の入力端子に入力さ れ、AND回路9a及びNOR回路8bの他方の入力兇 子には前記NOR回路8aの出力信号がインパータ回路 7f. 7gを介して入力されている。

【0 0 1 7】そして、前記AND回路9 aから前配制御

信号の1が出力されている。前記各ピットはBL、パー BLに抢旋される回路聯を図10に従って説明すると、 ピット急BL、パーBL間にはCMOS构成のフリップ フロップ回路によるセンスアンプSAが投獄され、同セ ンスアンプSAには亞額V1, V2が供給される。

【0018】そして、前配センスアンプSAが活性化さ れる場合は前記色図V2として登録Vccが供給されると 同時に収蔵V1としてCIQVssが供貸され、肉貸版V 1, V2がともに1/2Vccレベルとなると、同センス

【0019】 協記ピット想BL, パーBLと多数本のワ ード類WL0~WLnとの間には多量の配位セルCが扱 焼される。ロウデコーダ(図示しない)によりワード原 WL0~WLn+1 の中からいずれか一本のワード憩が型 択されて同ワード線の尾位がHレベルとなると、選択さ れたワード想に接続されている配位セルCに対し、ビッ ト辞BL、バーBLを介してセル物質の容さ込みあるい は説出し功作が行われる。

【0020】的記ピット想BL、パーBLにはNチャネ るとインパータ回路7b,7cの出力信号はともにLV20ルMOSトランジスタで均成されるリセットトランジスタTr7, Tr8を介してリセット包位である1/2 Vccが 供給される。 西ピット悠日し、パーBしは同じくNチャ ネルMOSトランジスタで得成されるリセットトランジ スタT፣9を介して接放されている。

【0021】そして、むき込み及び茂出し口作に先立つ ピット息BL,パーBLのリセット勇作時には、各トラ ンジスタTァ7~Tŗ9にHレベルのリセット信号Aが入力 されて各トランジスタTr7~Tr9がオンされることによ り、同ピット急BL, パーBLの配位が1/2 Vccにリ

【0022】次に、上記のように心成されたDRAMの セル位置の口を込み助作を図11に使って隠明する。〇 き込み頃作に先立って、Hレベルとなっている貸き込み 制御信号WEパーにより制御回路4から出力される制御 **留号φ1はIIレベル、岡φ2はLレベルとなる。**

[0023] すると、DC-LOAD回路3のトランジ スタTrl、Tr2はオンされて、データパスDB、パーD Bは口頂Vccから前記トランジスタTrl, Tr2のしきい **植分低下したレベルにリセットされている。**

【0024】この状態で、前配基印口口信号RASパー のLレベルへの立ち下がりに基づいて前記リセット信号 A がHレベルからLレベルに引き下げられ、次いで何え ばワード似WLnが起択されてそのQ位がHレベルに引 き上げられる。

【0025】すると、当族ワード急WLnに接続されて いる配貸セルCに格納されているセル役役に基づいて当 該ピット息BI、パーBI、に償かな貸位差が生じる。こ こで、センスアンプSAに配頭V1としてCI頂Vssが供 給され、電源V2として電源Vccが供給されて、同セン

5

口位差が拡大される。

【0026】次いで、前紀コラムデコーダ1から出力されるコラム記択信号CLにより当該ビット線BL、パーBLに接続された伝送ゲートTrgがオンされ、同ビットはBL、パーBLに脱み出されたセル桁線がデータバスDBTパーDBに伝記される。

【0027】すると、当該ビット穏BL、パーBLに譲み出されたセル桁報に基づいてデータバスDB、パーDBに位かなほ位是が生じ、図11に示すように何えばデータバスDBの配位がデータバス・パーDBの配位より倍かに低下する。

【0028】次いで、おき込みは7日号WEパーと基準 関節個号CASパーがレレベルとなるとむき込みモード となり、前配例7回路4から出力される制御個号の2は Hレベル、同の1はLレベルとなる。従って、DC-L OAD回路3のトランジスタTrl, Tr2はオフされる。

【0 0 2 9】 ここで、例えばライトアンプ5にHレベル の容き込みデータDが入力されると、ライトアンプ5の トランジスタTr3、Tr6がオンされるとともに、トラン ジスタTr4、Tr5がオフされる。

【0030】すると、データパスDBはHレベル、すなわち電点VccからトランジスタTr3のしさい値分低下した位位に引き上げられる。また、データパス・パーDBはレベル、すなわち母語Vssレベルに引き下げられ、これにともなってビット為BLがHレベル、ビット為・パーBLがレベルとなってセンスアンプSAの場作も反伝され、前配母き込みデータDに基づくセル何報が当該配位セルにむき込まれる。

【0031】次いで、コラム超択信号CLがレレベルとなって前配ピット線BL、パーBLとデータパスDB、パーDBとが切り聞される。すると、前配射切回路2から出力される制御信号φ2はLレベル、制の信号φ1はHレベルとなって、ライトアンプ5の各トランジスタで3~Tr6はオフされ、DC-LOAD回路3の各トランジスタTr1、Tr2はオンされる。

【0032】従って、データパスDB、パーDBは口酒 Vccから各トランジスタTrl、Tr2のしきい位分だけ低 下した電位にリセットされる。次いで、型択されていた ワード供WLnがLレベルに位配し、センスアンプSA に供給される図面V1、V2が1/2Vccにリセットさ 40 れて同センスアンプSAが不活性化される。

【0033】さらに、リセット信号AがHレベルに立ち上げられてピット線BL、パーBLが1/2Vccのレベルにリセットされて次の場作を待つ状態となる。一方、開配DRAMのセル桁段の微出し50件を説明すると、前記なき込み53件のリセット信号Aの立ち下がりからコラム意択信号CI.の立ち上がりまでの53件は説出し53件でも同数である。

[0 0 3 4] そして、基準局均配号RASパー、CAS 略部 1 6 とから点成され、前配改互回路部 1 6 は配出し パーがレレベルとなり、かつむき込み制御信号WEパー 50 モードを設定する前配問()信号 4 3 に払づいて前配プル

がIIレベルに保持されるため、図12に示すように例例回路4から出力される同句留号φ2はLレベルに負持され、創御信号φ1はHレベルに負持される。

【0035】従って、DC-LOAD回路3のトランジスタTrl, Tr2がオンされて、データパスDB、パーDBはQでVccから同トランジスタTrl, Tr2のしきい位分だけ低下した位位に急待される。

【0036】この状態で、選択された記憶セルからビット

むBL、パーBLにセル情報が設み出されて同ビット

むBL、パーBL間に量かなCI位差が生じ、そのCI位差がセンスアンプSAで培売される。

【0037】そして、そのセンスアンプSAの出力倡号 に基づいて図12に示すようにデータパスDB、パーD Bに包位益が生じ、その口位益をセンスパッファ2で増 倒してセル情質として出力する。

【0038】次いで、コラム取択信号CLにより別の対のピットがBL、バーBLを取択して同様な助作によりセル行載を読み出す。

[0039]

20 【発明が原決しようとする孤風】ところが、上記のようなDRAMでは協出し場件時にはデータパスDB、パーDBを句頭Vccに近いレベルにリセットして協出し場件の高速化を図るためのDC-LOAD回路3とライトアンプ5とが別価に必要となる。さらに、そのDC-LOAD回路3とライトアンプ5の場件を制御するための制御回路4が必要となる。

[0040] そのため、DC-LOAD回路3とライトアンプ5を飼饲するための関切回路4が拉強化するとともに、制御回路4及びDC-LOAD回路3を設けるために取する回程が増大するという同国点がある。

【0041】この発明の目的は、半導体配位装配のデータパスの電位をリセットするDC-LOAD回路と、同DC-LOAD回路を切留する同句回路を形成するために受する回路回覧を増かすることにある。

[0042]

-422-

アップ用トランジスタTpuをオンさせると同時に前記プルダウン用トランジスタTpdをオフさせて前記データパスDB,パーDBの電位を同一電位にリセットし、登書込みモードを改定する前記部即信号の3と前記むき込みデータDとに基づいて前記各トランジスタTpu, Tpdから前記データパスDB,パーDBに相拍信号を出力させるように効作する。

(0043) また、図3に示すように前配阶型回路部 は、暮き込みモード時にHレベル、鋭出しモード時にし レベルとなる**常記**は句信号 o 3 が NAND 回路 6 d. 6 10 eの一方の入力的子に入力され、前記NAND回路6d の他方の入力始子にはインパータ回路 7 h を介して前沿 むき込みデータDが入力され、前記NAND回路6eの 他方の入力均子には前配むき込みデータDが直接入力さ れ、前記NAND回路6dの出力信号は前配データパス DBのブルアップ用トランジスタTr7のゲートに入力さ れるとともにインパータ回路7iを介して餃データパス DBのプルダウン用トランジスタTr8のゲートに入力さ れ、前記NAND回路68の出力信号は前記データパス ・パーDBのプルアップ用トランジスタTr9のゲートに 20 入力されるとともにインバータ回路7iを介して質デー タバス・バーDBのプルダウン用トランジスタTr10 の ゲートに入力されるように傷成され、前記プルアップ用 トランジスタTr7、Tr9及びプルダウン用トランジスタ Tr8、Tr10 はNチャネルMOSトランジスタで得成さ

[0044] また、図7に示すように前起的型回路部は、むき込みモード時にHレベル、施出しモード時にLレベルとなる前配は口信号 43がNAND回路6g,6hの一方の入力端子に入力され、前配NAND回路6g。30の他方の入力端子にはインパータ回路7nを介して前配書き込みデータDが入力され、前配NAND回路6hの他方の入力始子には立配合き込みデータDが直拉入力され、前配NAND回路6gの出力信号はCMOSインパータ回路7sの出力幻子が前配データパス・パーDBに接続され、前配NAND回路6hの出力信号はCMOSインパータ回路7rに入力されるとともに該CMOSインパータ回路7rに入力されるとともに該CMOSインパータ回路7rに入力されるとともに該CMOSインパータ回路7rに入力されるとともに該CMOSインパータ回路7rに入力されるとともに該CMOSインパータ回路7rに入力されるとともに該CMOSインパータ回路7rに入力されるとともに該CMOSインパータ回路7rに入力されるとともに該CMOSインパータ回路7rに入力されるとともに該CMOSインパータ回路7rの出力幻子が前記データパスDBに依頼される。

[0 0 4 5]

【作用】 制資保号 φ 3 により競出しモードが設定されると、約理回路部 1 6 は貸き込みデータDに関わらず、各データパス D B, パーD B に接続されるブルアップ用トランジスタ T puがオンされると同時にブルダウン用トランジスタ T pdがオフされて、データパス D B, パーD B が同一貸位にリセットされる。

[0 0 4 6] また、傾倒僧骨の3により容さ込みモードが設定されると、贮取回路部16は前記管さ込みデータ Dに基づいて前記各トランジスタTpu, Tpdから前記デ 50

--タパスDB, パーDBに相続信号を出力する。 【0047】

【実施例】以下、この発明を具体化した一実路例を図2 ~図6に従って説明する。なお、前配実路例と同一构成 部分は同一符号を付して説明する。

【0048】 図2に示すように、DRAMは多段の配位 セルから构成される役段のメモリセルアレイ10a、1 0bに対しそれぞれロウデコーダ11a,11bが設け られる。

【0049】 前配各ロウデコーダ11a, 11bに入力されるロウアドレス信号に基づいて、各ロウデコーダ11a, 11bにより当故メモリセルアレイ10a, 10b内のワード独が記訳される。

【0050】なお、図2に示すコラムデコーダ1、データパスDB, パーDB、センスアンプSA及びメモリセルアレイ10a、10bは、図10に示す构成となっている。

【0051】メモリセルアレイ10a、10b际に設けられるコラムデコーダ1にはコラムアドレス信号が入力され、同コラムアドレス信号に基づいて各メモリセルアレイ10a、10b内のピットはが記択される。

【0052】各メモリセルアレイ10a、10bに段接してそれぞれ位は対のデータバスDB、パーDBが設けられる。前即ロウデコーダ11a、11b及びコラムデコーダ1により起収された配質セルからセル情報を読み出す場合には、起収されたビット意に飲み出されたセル情報がセンスアンプSAで増殖されて当該データバスDB、パーDBに伝達される。

【0053】そして、同データバスDB、パーDBからセンスパッファ2及び出力回路12を介して入出力約子DQ1~DQ4から出力される。また、前配ロウデコーダ11a、11b及びコラムデコーダ1により起訳された配位セルにセルに積を口さ込む場合には、入出力約子DQ1~DQ4に入力されるむき込みデータが入力回路13を介してライトアンブ14に入力される。

【0054】そして、同ライトアンプ14に入力される 制知信号 か3に基づいて同ライトアンプ14が活性化さ れると、同ライトアンプ14から当畝データパスDB。 パーDB、センスアンプSA及び当取ピット急を介して 40 取択された配位セルに前配むき込みデータが所たなセル 位程としてむさ込まれる。

【0055】前記ライトアンプ14の沿成を図3に従って説明すると、同ライトアンプ14には例辺回路15から制御信号φ3がNAND回路6d,6eの一方の入力 増予に入力されている。

【0056】前配NAND回路6dの値方の入力増予に は客き込みデータDがインパータ回路7hを介して入力 され、前記NAND回路6eの値方の入力増予には前記 むき込みデータDが直拉に入力されている。

【0057】前記NAND回路6dの出力信号はNチャ

10

ネルMOSトランジスタTr7のゲートに入力されるとと もに、インパータ回路7iを介してNチャネルMOSト ランジスタTt8のゲートに入力されている。

[0058] そして、買トランジスタTr7. Tr8は同ト ランジスタTr7を高口位倒として恒辺Vccと凹型Vs5と の間で直列に抱腔され、両トランジスタTr7、Tr8間が データバスDBに接口されている。

[0059] また、前記NAND回路6eの出力信号は NチャネルMOSトランジスタTr9のゲートに入力され るとともに、インパータ回路7 J を介してNチャネルM 10 OSトランジスタTr10 のゲートに入力されている。

[0060] そして、 両トランジスタTr9, Tr10 は同 トランジスタTr9を存配位例として口源Vccと口源Vss との間で直列に接放され、両トランジスタTr9, Tr10 間がデータバス・パーDBに接続されている。

[0 0 6 1] このような相成により、制御回路 1 5 から 出力される間荷信号 o 3 がしレベルとなるとNAND回 路6d、6cの出力信号はHレベルとなり、インパータ 回路7i, 7jの出力信号はレレベルとなる。

【0 0 6 2】従って、前記トランジスタTr7, Tr9はオ 20 ンされるとともに、トランジスタTr8, Tr10 がオフさ れてデータパスDB、パーDBは包額Vccからトランジ スタTr7、Tr9のしきい位分低下した心位に急持され

[0 0 6 3] また、的配制御留号 φ 3 がHレベルとなっ た状盤で含き込みデータDがHレベルとなると、トラン ジスタTr7、Tr10 がオンされるとともに、トランジス タTr8, Tr9がオフされて、データパスDBはHレベ ル、データバス・パーDBはLレベルとなる。

[0064] また、前配制饲留号φ3がHレベルとなっ 30 た状態で高き込みデータDがLレベルとなると、トラン ジスタTr7、Tr10 がオフされるとともに、トランジス タTr8、Tr9がオンされて、データパスDBはLレベ ル、データパス・パーDBはHレベルとなる。

【0 0 6 5】なお、各ピット際BL, パーBLに接続さ れるセンスアンプSA、多数の配位セルC及びピット線 電位リセット回路等の4時成は図10に示す前配従来例と 同一である。

(0066) 前配制口回路15の口成を図4に従って説 kに入力され、基却制御信号CASパーはインパータ回 路7mに出力される。

[0067] 前配インパータ回路7k, 7mの出力倡号 はNAND回路6fに入力され、同NAND回路6fの 出力信号はNOR回路8cの一方の入力端子に入力され

[0068] また、前記NOR回路8cの他方の入力増 子にはGき込み制御信号WEパーが入力され、同NOR 回路8cから前記制回信号φ3が出力信号として出力さ れている。

[0069] 従って、基準制订信号RASパー、CAS パーがともにLレベルとなって登き込み朝口自号WEパ ーがLレベルとなると、創御信号 ø3がHレベルとな り、基均制御信号RASパー、CASパーがともにLレ ベルとなって行き込み同御信号WEパーがHレベルとな ると、叙印信号 63 がレレベルとなる。

【0.070】次に、上配のように构成されたDRAMの 作用を説明する。さて、姿を込み頭件を行う場合には、 図5に示すように前記益印制切留号RASパーのLレベ ルへの立ち下がりに基づいてリセット倡号AがHレベル からレレベルに引き下げられる。

【0071】この状況で何えばワードはWLnが退択さ れてそのQ位がHレベルに引き上げられると、当欲ワー ド台WLnに位換されている記憶セルCに格价されてい るセル们復に基づいて各ピット線BL、パーBLに保か な価位益が生じる。

【0072】 ここで、センスアンプSAに包数V1とし て国旗Vssが供給され、包頂V2として電源Vccが供給 されて、同センスアンプSAが活性化されてピット娘B L, パーBLの貸位差が拡大される。

【0073】次いで、前記コラムデコーダ1から出力さ れるコラム型択傷号CLにより当該ピットはBL、パー B L に接換された伝送ゲートTrgがオンされ、同ピット 想BL、パーBLに使み出されたセル管理がデータバス DB、パーDBに伝染される。

【0074】すると、当数ピットはBL、パーBLに数 み出されたセル物類に基づいてデータバスDB。パーD Bに促かなCI位益が生じ、図5に示すように例えばデー タパスDBのCI位がデータパス・パーDBのCI位より们 かに低下する。

【0075】次いで、哲念込み例母留母WEパーと基準 制切配号CASパーがLレベルとなると含さ込みモード となり、前記は7回路15から出力される制御配号 φ3 はHレベルとなる.

[0076] ここで、例えばライトアンプ14にIIレベ ルの貸き込みデータDが入力されると、ライトアンプ1 4のトランジスタTr7, Tr10 がオンされるとともに、 トランジスタTr8、Tr9がオフされる。

[0077] すると、データパスDBはHレベルに引き 明すると、基印创切信号RASパーはインパータ回路7 40 上げられるとともに、データパス・パーDBはLレベル に引き下げられる。これにともなってピット貸BLがH レベル、ビット憩・パーBLがLレベルとなってセンス アンプSAの身作も反張され、前四日き込みデータDに **基づくセル价段が当該配位セルにむき込まれる。**

> 【0078】次いで、コラム型択信号CLがLレベルと なって伝送ゲートTrgがオフされ、前四ピットはBL, パーB L とデータパスD B,パーD B とが切り隠され る。すると、前配制御回路15から出力される間御宿号 め3はレレベルとなって、ライトアンプ14の各トラン 50 ジスタTr7, Tr9はオンされ、トランジスタTr8, Tr1

-424-

(7)

特即平6-60658

0 はオフされる。

【0079】従って、この状況ではライトアンプレ4の トランジスタTr7、Tr9がデータパスDB、パーDBに 対するDC-LOAD回路として効作し、同データパス DB、パーDBは虹頂Vccから各トランジスタTrl、T r2のしきい位分だけ低下した口位にリセットされる。

[0080] 次いで、超択されていたワード穏WLnが Lレベルに位帰し、センスアンプSAに供給されるQ額 V1. V2が1/2 Vccにリセットされて岡センスアン ブS Aが不活性化される。

【0081】さらに、リセット倡号AがHレベルに立ち 上げられてピット娘BL、パーBLが1/2Vccのレベ ルにリセットされて次の分作を待つ状態となる。また、 前記むき込みデータDがLレベルのむ合はライトアンプ 14の出力信号が反伝し、データパスDB、パーDB及 びビット热BL、パーBLを介して前配むき込みデータ Dに基づくセル情報が温択された配包セルにむき込まれ

【0082】一方、前記DRAMのセル情報の説出し効 立ち下がりからコラム超択個号CLの立ち上がりまでの 効作は鉛出し効作でも同様である。

パーがレレベルとなり、かつ口き込み間饲信号WEパー がHレベルに心持されるため、図6に示すように制御回 路15から出力される制御信号 43はLレベルに趋持さ れる.

【0084】従って、ライトアンプ15のトランジスタ Tr7. Tr9がオンされるとともに、トランジスタTr8, Tr10 がオフされて、データパスDB, バーDBは粒類 30 Vccから同トランジスタTrl, Tr2のしきい値分だけ低 下した賃貸に負持される。

[0085] そして、ピットはBL、パーBL版み出さ れたセル情報を増加するセンスアンプSAの出力信号に 基づいて、図6に示すようにデータパスDB,パーDB に①位益が生じ、その①位益をセンスパッファ2で増密 してセル情境として出力する。

【0086】次いで、コラム配択信号CLにより別の対 のピット想BL、パーBLを選択して同様な団作により Mでは、基準制御伯号RASパー、CASパー及び引き 込み制口信号WEパーに基づいてむき込みモードが設定 されると、制切回路15からライトアンプ14に出力さ れる劇図信号 63 がHレベルとなる。その劇図信号 63 に基づいてライトアンプ14が活役化され、費き込みデ ータDに基づくセル情報が起択された配置セルにむき込 まれる.

[0087] また、基印制御倡号RASパー、CASパ 一及び口き込み制御信号WEパーに基づいて説出しモー ドが設定されると、制御回路 15 からライトアンプ14 50 レベルにリセットされる。

に出力される制御倡导 φ3 がLレベルとなる。

【0088】その例母母母母3に基づいてライトアンプ 14のトランジスタTr7, Tr9がデータパスDB, パー DBに対するDC-LOAD回路として効作する。ま た、制印回路15は基準制印刷号RASバー、CASバ 一及びCP含込み制印留号WEパーに基づいてライトアン プ14に出力する副御留号φ3のみを生成する制成であ るため、前記従来例の間仰回路4に比して京子欽を削以 することができる。

19

[0089] 従って、前配従来例ではDC-LOAD回 10 路がライトアンプとは別個に必要であったが、本実益例 ではライトアンプ14にDC-LOAD回路の机能を持 たせることにより、同DC-LOAD回路を省略するこ とができるとともに、制御回路15の回路規模を前配従 来倒より部小することができる。

【0090】この結果、DRAMの回路面積を儲小する ことができ、データバスDB、バーDBの卒敬が増大す るほど、その臨小効果も均大する。次に、この兇明を具 体化した第二の契約例を図7に従って説明すると、前記 作を説明すると、前記符き込み分作のリセット倡号Aの 20 第一の契約例ではライトアンプ14のトランジスタTr7 ~Tr10 はすべてNチャネルMOSトランジスタで构成 されたが、PチャネルMOSトランジスタとNチャネル MOSトランジスタとからCMOS构成とすることもで

> [0091] すなわち、前配は印回路15から出力され る関切信号 o3は、ライトアンプ14のNAND回路6 g、6hの一方の入力焙子に入力され、NAND回路6 gの他方の入力増子には、口き込みデータDがインパー 夕回路7nを介して入力される。

【0092】また、NAND回路6hの他方の入力炮子 には行き込みデータDが直接入力されている。前記NA ND回路6gの出力信号はインパータ回路7qを介して PチャネルMOSトランジスタTr13 とNチャネルMO SトランジスタTr14 とから得成されるCMOSインパ ータ回路 7 s に出力される。阿CMOSインパータ回路 7 s の出力信号がデータパス・パーDBに出力される。

[0093] 前記NAND回路6hの出力信号はインパ ータ回路7pを介してPチャネルMOSトランジスタT rll とNチャネルMOSトランジスタTrl2 とから构成 セル情報を読み出す。以上のようにこの実施例のDRA 40 されるCMOSインパータ回路7rに出力され、同CM OSインパータ回路7rの出力信号がデータパスDBに 出力される。

> [0094] このような均成により、領御留号φ3がし レベルとなると、NAND回路6g,6hの出力信号は Hレベルとなってインパータ回路7p, 7qの出力信号 はレレベルとなる.

> 【0095】従って、トランシスタTrl1 , Trl3 がオ ンされるとともに、トランジスタTr12 , Tr14 がオフ され、データバスDB、パーDBの電位はほぼ電源Vcc

13

【0096】一方、(3)保信号 φ3がIIレベルとなってきき込みモードが設定されると、このライトアンプ14が活性化されて行き込みデータDに基づくセル情報が迅快された記憶セルに否む込まれる。

【0097】従って、このような构成のライトアンプ14により前配録ーの実施例と同数な制御儲ける3に基づいて、むき込みモード時以外はトランジスタTr11,Tr13をDC-LOAD回路として助作させて、両データパスDB,パーDBを口証Vccレベルにリセットすることができる。

【0098】また、むさ込みモード時にはむき込みデータDに基づいて、選択された配位セルに所望のセル情報を含き込むことができるので、前配第一の実為例と同様な作用効果を得ることができる。

[0099]

【発明の効果】以上評述したように、この発明は半等体記的基位のデータパスに接続されるDC-LOAD回路と、同DC-LOAD回路及びライトアンプを閉ぼする制御回路を形成するために要する回路面積を誇小することができる切れた効果を発抑する。

【図面の同単な説明】

- 【図1】本発明の原理説明図である。
- 【図2】DRAMを示すプロック図である。
- 【図3】第一の実施間のライトアンプを示す回路図であ

特別平り一りりつち

14

【図4】第一の実稿例のライトアンプ制御回路を示す回路図である。

【図 5】 第一の実際例の費き込み強作を示す波形図である。

【図 6】第一の実施例の説出し動作を示す波形図である。

【図7】第二の実応例のライトアンプを示す回路圏であ ス

10 【図8】従来何のライトアンプを示す回路圏である。

【図9】 従来例のライトアンプ創御回路を示す回路図で ある。

【図10】ビット憩に接続される回路湃を示す回路図である。

【図11】従来例の召書込み助作を示す波形図である。

【図12】従来内の総出し効作を示す波形図である。 【符号の段明】

14 ライトアンプ

16 治學回路部

20 DB, パーDB データパス

Tpu プルアップ用トランジスタ

Tpd プルダウン用トランジスタ

φ3 斜御信号

D むき込みデータ

[図4]

ローの江口口のライトアンプロ回回性を示す自口回


本発明の原理説明図


【図1】

7k 15 RAS — 6f 8c CAS — 7m 3 43

[316]

N-OUNGOUNLDRESTING






特別平6-60658

[図2]

(9)

DRAMを示すブロック圏




(10)

特闘平6-60658


[図3]


(図9)

第一の実的似のライトアンプを示す回路図



【題10】






(11)


特局平6-60658

[図5]




【図12]

DUC FEBRUI BORODOR



[図7]

第二の実版例のライトアンプを示す回路図




(12)

特別平6-60658

[图8]

従来例のライトアンプを示す日路圏



- **L**


a delicable o ser culturânti pedinabile.

(13)

特開平6-60658

[2011]

従来我の名を込み当作を示す放置語



フロントページの続き

(72)発明者 古山 奉昭

愛知県春日井市高龍寺町2丁目1844番2 富士通ヴィエルエスアイ株式会社内

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.